東華大學圖書館 |

語系: 繁體中文

說明(常見問題)

回圖書館首頁

手機版館藏查詢

登入

回首頁

切換: 標籤 | MARC模式 | ISBD

高效能低功率之延遲鎖定迴路設計 = = Design of High ...

~

陳麒安

FindBook

Google Book

Amazon

博客來

高效能低功率之延遲鎖定迴路設計 = = Design of High Performance Low Power Delay-Locked Loops /

紀錄類型:	書目-語言資料,印刷品 : Monograph/item
正題名/作者:	高效能低功率之延遲鎖定迴路設計 = / 陳麒安撰
其他題名:	Design of High Performance Low Power Delay-Locked Loops /
其他題名:	Design of High Performance Low Power Delay-Locked Loops
作者:	陳麒安
其他作者:	翁若敏
出版者:	[花蓮縣壽豐鄉] : [國立東華大學電機工程學系], : 2012[民101],
面頁冊數:	12,58面 : 圖,表 ; 30公分
附註:	校內電子全文開放日期 2015.8.3

高效能低功率之延遲鎖定迴路設計 = = Design of High Performance Low Power Delay-Locked Loops /
陳麒安

高效能低功率之延遲鎖定迴路設計 = Design of High Performance Low Power Delay-Locked Loops / Design of High Performance Low Power Delay-Locked Loops陳麒安撰 - 初版 - [花蓮縣壽豐鄉] : [國立東華大學電機工程學系], 2012[民101] - 12,58面 : 圖,表 ; 30公分

校內電子全文開放日期 2015.8.3

碩士論文-- 國立東華大學電機工程學系

參考書目:面57-58

贈閱Subjects--Index Terms:

延遲鎖定迴路

高效能低功率之延遲鎖定迴路設計 = = Design of High Performance Low Power Delay-Locked Loops /
LDR:01012cam a2200289 i 4500 001 1281630
005 20121023143049.0
008 170420n2012uuuuch e 000 u eng d
035 $a NDHU10002
035 $a 1281630
040 $a NDHU $b chi $e ccr
100 1 $a 陳麒安 $e 撰 $3 3034044
245 1 0 $a 高效能低功率之延遲鎖定迴路設計 = $b Design of High Performance Low Power Delay-Locked Loops / $c 陳麒安撰
246 1 1 $a Design of High Performance Low Power Delay-Locked Loops
250 $a 初版
260 $a [花蓮縣壽豐鄉] : $b [國立東華大學電機工程學系], $c 2012[民101]
300 $a 12,58面 : $b 圖,表 ; $c 30公分
500 $a 校內電子全文開放日期 2015.8.3
500 $a 校外電子全文開放日期 2015.8.3
500 $a 指導教授:翁若敏
502 $a 碩士論文-- 國立東華大學電機工程學系
504 $a 參考書目:面57-58
563 $a 贈閱
653 0 $a 延遲鎖定迴路
653 0 $a 頻率倍頻器
653 0 $a 寬鎖定範圍
653 0 $a Delay-Locked Loop
653 0 $a Frequency Multiplier
653 0 $a Wide Locking Range
700 1 $a 翁若敏 $e 指導 $3 2638802
700 1 $a Chen, Ci-An $3 3034045
700 1 $a Weng, Ro-Min $3 3034042

筆 0 讀者評論

館藏地: 出版年: 卷號:

館藏

1 筆 • 頁數 1 •
1

典藏地名稱

館藏流通類別

GE0128182

五樓論文區 (5F Theses & Dissertations)

03.不外借_N

本校碩士論文

T 448.6 7503.1 2012

一般使用(Normal)

在架

0

1 筆 • 頁數 1 •
1

評論

新增評論分享你的心得

Export

取書館

變更密碼

登入